EMI时钟源中有源晶振与无源晶振的原理结构及用法

　　无源晶振：就是一个晶体，本身不能振荡，依靠配合其他IC内部振荡电路工作。

　　无源晶体需要用MCU片内的振荡器，一般在其应用的DS上有建议的连接参数及使用方法。无源晶体没有电压的问题，信号电平是可变的，也就是说是根据起振电路来决定的，同样的晶体可以适用于多种电压，可用于多种不同时钟信号电压要求的MCU，且价格通常也较低，因此对于一般的应用若条件许可建议用；适合于产品线丰富批量大的应用。无源晶体相对于有源晶振而言其缺陷是信号质量较差，常常要精确匹配外围电路（用于信号匹配的电容、电阻等），更换不同频率的晶体时周边配置电路需要做相应的调整。建议采用精度较高的石英晶体，尽可能不要采用精度低的陶瓷晶振（除非对时钟的精度要求不高的场合）。

　　注意：晶振负载电容取值必然的联系到调频的准确度。如果负载电容不够准确，那么使用的晶体准确度就会差，关于负载电容的计算方式即从晶体两端看进去电容的总和；如上图：计算公式，晶振的负载电容等于：

　　有源晶振不需要MCU的内部振荡器，信号质量好，较为稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感（或磁珠）构成的PI型滤波网络，输出端用一个小阻值的电阻接成RC即可），不需要复杂的配置电路。

　　有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。相对于无源晶体，有源晶振的缺点是其信号电平是固定的，要选择好合适输出电平，灵活性较差，且价格高！对于时序要求敏感的应用，我认为还是有源的晶振好，因为能选用比较精密的晶振，甚至是高档的温度补偿晶振。有些主控IC及系统内部没有起振电路，只可以使用有源的晶振；有源晶振相比于无源晶体通常体积较大，但现在许多有源晶振是表贴的，体积和晶体相当，有些甚至比许多晶体还要小。

　　1．需要倍频的主控IC应用系统要配置好PLL周边配置电路，设计好隔离和滤波如果能有效使用SSC技术对EMI有很好的效果；

　　2．20MHz以下的晶体晶振大多数都是基频的器件，稳定度好，20MHz以上的大多是谐波的（如3次谐波、5次谐波等等），稳定度差，因此强烈建议使用低频的器件，毕竟倍频用的PLL电路需要的周边配置主要是电容、电阻、电感，其稳定度和价格这一块远高于晶体晶振器件；

　　3．时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布局布线，必要时可以走内层，以及用地线包围（屏蔽的思路）；

　　总体来说有源晶振的稳定度等方面好于无源晶体，尤其是精密测量等领域，绝大多数用的都是高档的晶振，这样就可以把各种补偿技术集成在一起，减少了设计的复杂性。比如我在TV产品（信息类设备及产品）这里有设计无线射频电路等对时钟要求高的场合。

　　无源晶振为crystal（晶体）无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法振荡起来；

　　有源晶振则叫做oscillator（振荡器）。有源晶振有4只引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件，因此体积较大。

　　1、电源有两种，一种是TTL，只能用5V，一种是HC的，可以3．3V／5V

　　如果有源晶振把整形电路做在有源晶振里面了的话，输出就是方波，但很多时候在示波器上看到的还是波形不太好的正弦波，这是由于示波器的带宽不够，注意：有源晶振20MHz，如果用40MHz或60MHz的示波器测量，显示的是正弦波，这是由于方波的傅里叶分解为基频和奇次谐波的叠加，带宽不够的线MHz的谐波，所以显示正弦波。完美的再现方波需要至少10倍的带宽，5倍的带宽只能算是勉强，所以要至少100M的示波器。

　　晶体谐振器的振荡裕量（晶体能量）对产品可靠性设计及EMI都有很重要的影响！！

　　该裕量是以晶体谐振器电阻为基础的比值，表明振荡电路放大能力的大小。理论上来说，在裕量大于或等于1时，振荡电路能运行。但是，在振荡裕量接近1时，由于振荡启动时间过长等原因，模块运行可能会失败。能够最终靠增加振荡裕量来解决此类问题。

　　如果振荡电路不工作，振荡停止裕量可能小于5倍。在振荡停止裕量小于5倍时，最好减小阻尼电阻或是外部负载电阻。在实际使用中，从理论上来说，如果振荡裕量大于或等于1倍，应通过振荡电路是否工作来考虑振荡裕量的变化。如下图方法：

　　如果振荡裕量较低，非常有可能会出现振荡故障。因此，最好检查一下振荡裕量，并考虑电路条件，以保持充足的振荡裕量。

　　1．影响振荡裕量的不仅是晶体谐振器特性，还有组成振荡电路的元件 （MCU、电容器和电阻器）；因此在使用MCU组成功能模块时，最好检查一下振荡设计裕量。

　　4．在测量中应当使用正确的夹具和插座，否则它们的杂散会对振荡裕量产生影响。

　　R（R1）为预留匹配设计；可根据实验测试情况做调整或更换磁珠进行处理！

　　如上图，为有源晶振EMC标准设计电路，如果对EMC要求不高，可以去掉L1，及C1。只保留电源输入端的去耦电容，取0．1uF即可，输出端保留输出电阻，约10R到27R。

　　2．关于输出端串联的电阻的作用：串电阻是为了减小反射波，避免反射波叠加引起过冲。有时，不同应用要求的板子特性不一样，留个电阻位置便于调整板子状态到最佳。如无必要串电阻，就用0欧电阻连接！

　　1．可以减少谐波，有源晶体输出的是方波，这将引起谐波干扰，尤其是阻抗严重不匹配的情况下，加上电阻后，该电阻将与输入电容构成RC积分平滑电路，将方波转换为近似正弦波，虽然信号的完整性受到一定影响，但由于该信号还要经过后级放大、整形后才作为时钟信号，因此，性能并不受影响，该电阻的大小应该要依据输入端的阻抗、输入等效电容，有源晶体的输出阻抗等因素选择。

　　2．可以进行阻抗匹配，减小回波干扰及导致的信号过冲。我们大家都知道，只要阻抗不匹配，都会产生信号反射，即回波，有源晶体的输出阻抗通常都很低，一般在几百欧以下，而信号源的输入端在芯片内部结构上通常是运放的输入端，由芯片的内部电路与外部的无源石英晶体构成谐振电路（使用有源晶体后就不需要这个晶体了），这个运放的输出阻抗都在兆欧以上。

　　实际应用中电子科技类产品的EMC涉及面比较广；我的系统理论及课程再对电子设计师遇到的实际问题进行实战分析！先分析再设计；实现性价比最优化原则！

　　2024中国国际音频产业大会 ∣ “可靠性生产力”加速视听产业智能化升级